一、考试总体要求

本考试大纲适用于报考我校电子与通信工程专业硕士研究生入学考试。

《数字电子技术》(含EDA技术)课程的考试目标是要求学生掌握经典的数字逻辑电路的基本概念和设计方法;了解高密度可编程逻辑器件的基本原理及开发过程，掌握EDA设计工具，培养学生设计数字电路的能力。

二、考试形式与试卷结构

1.考试形式：闭卷、笔试，答题时间90分钟，满分100分。

2.试卷结构与题型：填空题、选择题、组合电路设计、触发器、同步时序电路分析、计数器任意进制改接、555定时器及应用、VHDL 或Verilog　语言编程等。

三、考试内容及要求

第一部分 逻辑代数基础

1、掌握数制、码制、逻辑代数的基本运算、逻辑函数的标准表达式、常用的五种表达式及相互转换方法、逻辑函数的化简方法。

2、理解逻辑函数的标准表达式，最小项的概念、性质。

第二部分 经典数字电路

了解二极管、普通三极管、CMOS管开关特性;了解TTL门电路结构，工作原理、主要参数及使用方法;了解中规模集成电路内部结构、工作原理及使用方法;了解由MSI器件构成数字电路的设计方法和分析方法;了解数字电路的竞争冒险现象及消除方法;了解异步时序电路的主要特点。

理解CMOS门电路的内部结构、工作原理、主要参数及使用方法;常用MSI组合逻辑部件(变量译码器、数据选择器)的逻辑功能，扩展方法及应用;理解以MSI为主的典型同步时序电路的分析方法与设计方法：任意模值计数器;移位型计数器;时序逻辑电路的设计方法。

掌握集成组件的逻辑功能;掌握组合逻辑电路分析方法、设计方法;掌握基本RS触发器及常用沿触发的(D、T、JK)触发器的逻辑功能、描述方法及集成触发器时序图的画法;掌握同步时序电路的分析方法、任意进制计数器的改接;掌握555定时器的基本工作原理及典型应用，掌握晶体振荡器，施密特单稳集成电路的基本原理及使用方法。

第三部分：现代数字电路

了解EDA技术发展进程及其构成要素;了解可编程器件的内部结构特点, 可用资源, 主要参数和选型依据;了解QuartusⅡ的特点;了解VHDL或Verilog的描述风格。

理解基于CPLD/FPGA的数字系统设计规则、在系统可编程(ISP)技术与ispLSI逻辑器件、边界扫描测试技术;理解可编程逻辑器件的编程工艺;在QuartusⅡ软件及QuartusⅡ软件平台上进行逻辑设计的几种输入方法、掌握设计项目的编译、综合、仿真、适配、器件编程/下载和硬件调试等常规操作技术。

掌握掌握VHDL或Verilog的基本数据类型、基本描述语句，在此基础上利用VHDL或Verilog语言进行简单的组合和时序电路设计。

四、参考书目

《数字电子技术基础》(第五版) 阎石 高教出版社

《EDA技术与实验》 李国洪 机械工业出版社